PATENT ABSTRACTS OF JAPAN

(11) Publication number:

2000-216327

(43) Date of publication of application: 04.08.2000

(51) Int. CI.

H01L 25/065 H01L 25/07

H01L 25/18

(21) Application number : 11-014668

(71) Applicant: NEC CORP

(22) Date of filing:


22. 01. 1999

(72) Inventor: ODA TOSHIAKI

(54) MEMORY PACKAGE

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a memory package, wherein the memory capacity of at least, twice with the same mounting area as single-stage mounting is realized, and two different memory functions are realized on the same area as the single- stage mounting for upper or lower part. SOLUTION: A land provided on a device placement surface of a memory device such as an ROM functional type memory core is mounted or a memory device such as an RAM functional type memory core is mounted. The memory device, where ROM functional type memory core is mounted or the memory device where RAM functional type memory core is mounted is mounted on the land as in two-stack form, and an internal circuit is provided which controls, so that the address regions of the memory device where ROM functional type memory core is mounted or the memory device where RAM functional type memory core is mounted at upper part/lower part do not overlap.



LEGAL STATUS

[Date of request for examination]

25, 03, 1999

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3228257

[Date of registration]

07.09.2001

[Number of appeal against examiner's decision

of rejection]

[Date of requesting appeal against examiner's

decision of rejection] [Date of extinction of right]

Copyright (C): 1998, 2003 Japan Patent Office

(19) 日本国特許庁(J P)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2000-216327 (P2000-216327A)

(43)公庸日 平成12年8月4日(2000.8.4)

(51) Int.CL*

識別記号

FI H01L 25/08 テーマコード(参考)

HOLL 25/065 25/07 25/18

容査請求 有

請求項の数11 OL (全 11 頁)

(21)出顧番号

特顧平11-14668

(22)出願日

平成11年1月22日(1999.1.22)

(71)出顧人 000004237

_ 日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 小田 利明

東京都港区芝五丁目7番1号 日本電気株

式会社内

(74)代理人 100097113


弁理士 堀 城之

(54)【発明の名称】 メモリパッケージ

(57)【要約】

【課題】 本発明は、1段実装時と同じ実装面積で2倍以上のメモリ容量を実現でき、上部または下部の1段実装時と同じ面積上に異なる2つのメモリ機能を実現できるメモリバッケージを提供することを課題とする。

【解決手段】 ROM機能型のメモリコアを搭載したメモリ装置またはRAM機能型のメモリコアを搭載したメモリ装置の装置載置面にランドを設け、ランド上に更にROM機能型のメモリコアを搭載したメモリ装置またはRAM機能型のメモリコアを搭載したメモリ装置を2段立て積みに実装できるようにし、かつ上部/下部のROM機能型のメモリコアを搭載したメモリ装置またはRAM機能型のメモリコアを搭載したメモリ装置のアドレス領域が重ならないような制御を実行する内部回路を設ける。



1

【特許請求の範囲】

【請求項1】 1段実装時と同じ実装面積で2倍以上のメモリ容量を実現でき、1段実装時と同じ面積上に異なる2つのメモリ機能を実現できるメモリバッケージであって、

装置載置面の所定位置に形成されたランドと、当該ランドに対して底面上で1対1に会合可能な対向位置に形成された接続ピンとを備えた複数のメモリ装置を有し、前記メモリ装置を上下2段重ねにする場合に、上部の前記メモリ装置の底面に形成された前記接続ピンと下部の 10前記メモリ装置の前記装置載置面の所定位置に形成された前記ランドとが1対1に会合して接続可能となるように構成されていることを特徴とするメモリバッケージ。【請求項2】 前記装置載置面の所定位置に形成されたランドと、当該ランドに対して底面上で1対1に会合可能な対向位置に形成された接続ピンとが、導電性の接続パターンを介して1対1に接続されていることを特徴とする請求項1に記載のメモリバッケージ。

【請求項3】 前記メモリ装置がボールグリッドアレイ パッケーシ形態を用いて構成されていることを特徴とす 20 る請求項1に記載のメモリバッケージ。

【請求項4】 前記上下2段章ねにされるメモリ装置は、同一のメモリ機能を有するメモリコアを備え、当該上部のメモリ装置でアドレス可能なメモリコアを論理的に合成して台成論理メモリ空間を形成する際に、当該上部のメモリ装置でアドレス可能なメモリコアを台成論理メモリ空間の上部に配置するとともに、当該下部のメモリ装置でアドレス可能なメモリコアを台成論理メモリ空間の下部に配置するように構成されていることを特徴とする 30 請求項1乃至3のいずれか一項に記載のメモリバッケージ。

【請求項5】 前記上下2段重ねにされるメモリ装置は、少なくとも2種類以上のメモリ機能を有するメモリコアを備え、当該上部のメモリ装置でアドレス可能なメモリコア及び下部のメモリ装置でアドレス可能なメモリコアを論理的に合成して合成論理メモリ空間を形成する際に、当該上部のメモリ装置でアドレス可能なメモリコアを合成論理メモリ空間の上部に配置するとともに、当該下部のメモリ装置でアドレス可能なメモリコアを合成40論理メモリ空間の下部に配置するように構成されていることを特徴とする請求項1乃至3のいずれか一項に記載のメモリバッケージ。

【請求項6】 前記上部のメモリ装置でアドレス可能なメモリコアを合成論理メモリ空間の上部に配置し前記下部のメモリ装置でアドレス可能なメモリコアを合成論理メモリ空間の下部に配置して当該上部のメモリ装置でアドレス可能なメモリコア及び当該下部のメモリ装置でアドレス可能なメモリコアを論理的に合成して前記合成論理メモリ空間を形成するとともに、当該合成論理メモリ 50

空間に基づいて当該上部のメモリ装置のメモリコア及び /または当該下部のメモリ装置のメモリコアに対してメ モリアクセスを実行する制御回路を有することを特徴と する請求項4または5に記載のメモリバッケージ。

【請求項7】 前記上下2段章ねにされるメモリ装置は、同一のメモリ機能を有するメモリコアを備え、当該上部のメモリ装置でアドレス可能なメモリコアを論理的に合成して台成論理メモリ空間を形成するためのチップセレクト信号ピンおよび予備アドレス信号ピンを備え、当該チップセレクト信号ピンおよび予備アドレス信号ピンに与える論理レベルに応じて当該上部のメモリ装置でアドレス可能なメモリコアを合成論理メモリ空間の上部に配置するともに、当該下部のメモリ装置でアドレス可能なメモリコアを合成論理メモリ空間の下部に配置するように構成されていることを特徴とする請求項1万至3のいずれか一項に記載のメモリバッケージ。

【請求項8】 前記上下2段章ねにされるメモリ装置は、少なくとも2種類以上のメモリ機能を有するメモリコアを備え、当該上部のメモリ装置でアドレス可能なメモリコア及び下部のメモリ装置でアドレス可能なメモリコアを論理的に合成して合成論理メモリ空間を形成するためのチップセレクト信号ピンおよび予備アドレス信号ピンを備え、当該チップセレクト信号ピンおよび予備アドレス信号ピンに与える論理レベルに応じて当該上部のメモリ装置でアドレス可能なメモリコアを合成論理メモリ空間の上部に配置するとともに、当該下部のメモリリ空間の下部に配置するように構成されていることを特徴とする請求項1乃至3のいずれか一項に記載のメモリバッケージ。

【請求項9】 前記チップセレクト信号ピンおよび予備アドレス信号ピンに与える論理レベルに基づいて、前記上部のメモリ装置でアドレス可能なメモリコアを合成論理メモリ空間の上部に配置し前記下部のメモリ装置でアドレス可能なメモリコアを合成論理メモリ空間の下部に配置して当該上部のメモリ装置でアドレス可能なメモリコア及び当該下部のメモリ装置でアドレス可能なメモリコアを論理的に合成して前記合成論理メモリ空間を形成するとともに、当該チップセレクト信号ピンおよび予備アドレス信号ピンに与える論理レベルに基づいて当該上部のメモリ装置のメモリコア及び/または当該下部のメモリ装置のメモリコアに対してメモリアクセスを実行する制御回路を有することを特徴とする請求項7または8に記載のメモリバッケージ。

【請求項10】 前記メモリコアがR OM機能を備えた メモリコアであることを特徴とする請求項1乃至9のい ずれか一項に記載のメモリバッケージ。

【請求項11】 前記メモリコアがRAM機能を備えたメモリコアであることを特徴とする請求項1乃至9のい

ずれか一項に記載のメモリバッケージ。

【発明の詳細な説明】

[0001]

【発明の居する技術分野】本発明は、半導体メモリ技術に係り、特に1段実装時と同じ実装面積で2倍以上のメモリ容量を実現でき、1段実装時と同じ面積上に異なる2つのメモリ機能を実現できるメモリバッケージに関する。

[0002]

【従来の技術】近年の携帯端末などでは小型化とともに 10 高機能化が要求され、より小さい面積の実装基板上により多くの機能を実現する必要性が生じている。高機能を実現するためには、メモリ装置の高容量化、多機能化が必要となる場合が多い。図7は従来技術のメモリ装置の回路図である。例えば、半導体集積回路として実現されるメモリ装置62(ROM(読み出し専用メモリ)やRAM(随時書き込み読み出しメモリ))を、BGA(Ball Grid Array:ボールグリッドアレイ)バッケージ等の形態を用いてメモリバッケージを作成する場合、通常の1つのメモリ装置62を1つのバッ 20ケージ内に樹脂モールドして、制御回路61と接続していた。

[0003]

【発明が解決しようとする課題】しかしながら、携帯端末などでは実装面積が小さいために、複数のメモリ装置62を平面的に実装できないという問題が従来技術にはあった。また、装置の機能アップ等により従来から搭載しているメモリ装置62の容量が足りなくなった場合、面積的に追加のメモリ装置62を実装可能な場合でも、実装垂板を全面的に改版しなければならないという問題もあった。

【0004】本発明は斯かる問題点を鑑みてなされたものであり、その目的とするところは、1段実装時と同じ実装面積で2倍以上のメモリ容量を実現でき、1段実装時と同じ面積上に異なる2つのメモリ機能を実現できるメモリバッケージを提供する点にある。

[0005]

記装置載置面の所定位置に形成されたランドと、当該ラ ンドに対して底面上で1対1に会合可能な対向位置に形 成された接続ピンとが、導電性の接続パターンを介して 1対1に接続されていることを特徴とする請求項1に記 載のメモリバッケージに存する。また本発明の請求項3 に記載の要旨は、前記メモリ装置がボールグリッドアレ イバッケージ形態を用いて構成されていることを特徴と する請求項1に記載のメモリバッケージに存する。また 本発明の請求項4に記載の要旨は、前記上下2段重ねに されるメモリ装置は、同一のメモリ機能を有するメモリ コアを備え、当該上部のメモリ装置でアドレス可能なメ モリコア及び下部のメモリ装置でアドレス可能なメモリ コアを論理的に合成して合成論理メモリ空間を形成する 際に、当該上部のメモリ装置でアドレス可能なメモリコ アを合成論理メモリ空間の上部に配置するとともに、当 該下部のメモリ装置でアドレス可能なメモリコアを合成 論理メモリ空間の下部に配置するように構成されている ことを特徴とする請求項1乃至3のいずれか一項に記載 のメモリバッケージに存する。また本発明の請求項5に 記載の要旨は、前記上下2段重ねにされるメモリ装置 は、少なくとも2種類以上のメモリ機能を有するメモリ コアを備え、当該上部のメモリ装置でアドレス可能なメ モリコア及び下部のメモリ装置でアドレス可能なメモリ コアを論理的に合成して合成論理メモリ空間を形成する 際に、当該上部のメモリ装置でアドレス可能なメモリコ アを合成論理メモリ空間の上部に配置するとともに、当 該下部のメモリ装置でアドレス可能なメモリコアを合成 論理メモリ空間の下部に配置するように構成されている ことを特徴とする請求項1乃至3のいずれか一項に記載 のメモリバッケージに存する。また本発明の請求項6に 記載の要旨は、前記上部のメモリ装置でアドレス可能な メモリコアを合成論理メモリ空間の上部に配置し前記下 部のメモリ装置でアドレス可能なメモリコアを合成論理 メモリ空間の下部に配置して当該上部のメモリ装置でア ドレス可能なメモリコア及び当該下部のメモリ装置でア ドレス可能なメモリコアを論理的に合成して前記合成論 理メモリ空間を形成するとともに、当該合成論理メモリ 空間に基づいて当該上部のメモリ装置のメモリコア及び /または当該下部のメモリ装置のメモリコアに対してメ モリアクセスを実行する制御回路を有することを特徴と する論求項4または5に記載のメモリバッケージに存す る。また本発明の請求項?に記載の要旨は、前記上下2 段重ねにされるメモリ装置は、同一のメモリ機能を有す るメモリコアを備え、当該上部のメモリ装置でアドレス 可能なメモリコア及び下部のメモリ装置でアドレス可能 なメモリコアを論理的に合成して合成論理メモリ空間を 形成するためのチップセレクト信号ピンおよび予備アド レス信号ピンを備え、当該チップセレクト信号ピンおよ び予備アドレス信号ピンに与える論理レベルに応じて当 5

論理メモリ空間の上部に配置するとともに、当該下部の メモリ装置でアドレス可能なメモリコアを合成論理メモ リ空間の下部に配置するように構成されていることを特 徴とする請求項1乃至3のいずれか一項に記載のメモリ パッケージに存する。また本発明の請求項8に記載の要 旨は、前記上下2段重ねにされるメモリ装置は、少なく とも2種類以上のメモリ機能を有するメモリコアを備 え、当該上部のメモリ装置でアドレス可能なメモリコア 及び下部のメモリ装置でアドレス可能なメモリコアを論 理的に合成して合成論理メモリ空間を形成するためのチ ップセレクト信号ピンおよび予備アドレス信号ピンを備 え、当該チップセレクト信号ピンおよび予備アドレス信 号ピンに与える論理レベルに応じて当該上部のメモリ装 置でアドレス可能なメモリコアを台成論理メモリ空間の 上部に配置するとともに、当該下部のメモリ装置でアド レス可能なメモリコアを合成論理メモリ空間の下部に配 置するように構成されていることを特徴とする請求項1 乃至3のいずれか一項に記載のメモリバッケージに存す る。また本発明の請求項9に記載の要旨は、前記チップ セレクト信号ピンおよび予備アドレス信号ピンに与える。 論理レベルに基づいて、前記上部のメモリ装置でアドレ ス可能なメモリコアを台成論理メモリ空間の上部に配置 し前記下部のメモリ装置でアドレス可能なメモリコアを 合成論理メモリ空間の下部に配置して当該上部のメモリ 装置でアドレス可能なメモリコア及び当該下部のメモリ 装置でアドレス可能なメモリコアを論理的に合成して前 記合成論理メモリ空間を形成するとともに、当該チップ セレクト信号ピンおよび予備アドレス信号ピンに与える 論理レベルに基づいて当該上部のメモリ装置のメモリコ ア及び/または当該下部のメモリ装置のメモリコアに対 してメモリアクセスを実行する制御回路を有することを 特徴とする請求項7または8に記載のメモリバッケージ に存する。また本発明の請求項10に記載の要旨は、前 記メモリコアがROM機能を備えたメモリコアであるこ とを特徴とする請求項1乃至9のいずれか一項に記載の メモリバッケージに存する。また本発明の請求項11に 記載の要旨は、前記メモリコアがRAM機能を備えたメ モリコアであることを特徴とする請求項1乃至9のいず れか一項に記載のメモリバッケージに存する。

[0006]

【発明の実施の形態】(第1実施形態)以下に示す第1 実施形態の特徴は、半導体集積回路として実現されるR OM機能型のメモリコア11(後述)を搭載したメモリ 装置1、及びメモリバッケーシ100において、BGA (Ball Grid Array:ボールグリッドア レイ)パッケージ等の形態を用いたROM(読み出し専 用メモリ)機能型のメモリコア11を搭載したメモリ装 置1を縦積みに上下2段重ね(1段重ねまたは3段重ね 以上も可)にして実装してメモリバッケージ100を構 成することにより、1段実装時と同じ実装面積で2倍以 上のメモリ容量を実現できることである。

【0007】図1において、ROM機能型のメモリコア 11を搭載したメモリ装置1は従来より有るBGAパッケージに加えてパッケージ上面(装置載置面)にランド 2を有し、一部の接続ピン(独立ピン5)を除くすべて の接続ピンについて、下部のROM機能型のメモリコア 11を搭載したメモリ装置1の上面(装置載置面)のランド2と上部のROM機能型のメモリコア11を搭載したメモリ装置1の上面の対向位置にある半田ボール3と が接続パターン4を介して1対1に電気的に接続されている。

【0008】図1に示されるように、同じパッケーシ形態を有する2段縦積み(1段または3段以上の縦積みも可)したROM機能型のメモリコア11を搭載したメモリ装置1を上下部(上段及び下段)に上下2段重ね(1段重ねまたは3段重ね以上も可)にし、上部のROM機能型のメモリコア11を搭載したメモリ装置1の半田ボール3と下部のROM機能型のメモリコア11を搭載したメモリ装置1のランド2とを1対1に接続して実装することにより、1段のみの実装時と同じ実装面積で2倍以上のメモリ容量が実現できる。以下、本発明の実施の形態を図面に基づいて詳細に説明する。

【りりり9】図1は、第1実施形態にかかるROM機能 型のメモリコア11を搭載したメモリ装置1、及びRO M機能型のメモリコア11を搭載したメモリ装置1が上 下に重置されて成るメモリバッケージ100のイメージ 図である。第1実施形態のROM機能型のメモリコア1 **1を搭載したメモリ装置1はBGAバッケージの形態を** とり、底面に半田ボール3を有して各接続ピンの接続を 実現している。さらに加えて、ROM機能型のメモリコ ア11を搭載した下部のメモリ装置1の上面(装置載置 面)には、ROM機能型のメモリコア11を搭載した上 部に重置するメモリ装置1に設けられている半田ボール 3と対向した位置に、ROM機能型のメモリコア11を 搭載した上部に重置するメモリ装置1の半田ボール3と 1対1にランド2が設けられている。また、上部または ROM機能型のメモリコア11を搭載した下部のメモリ 装置1における一部の接続ピン(独立ピン5)を除いた すべてのピンについて、導電性の接続バターン4を介し て底面の半田ボール3と上面(装置載置面)のランド2 とが1対1に電気的に接続されている。第1実施形態の メモリパッケージ100は、図1に示すように、ROM 機能型のメモリコア11を搭載したメモリ装置1を上下 2段重ね(1段重ねまたは3段重ね以上も可)にした場 台. 上部のROM機能型のメモリコア11を搭載したメ モリ装置1の半田ボール3とROM機能型のメモリコア 11を搭載した下部のメモリ装置1のランド2とが1対 1に会合して接続可能となるような構造を備えている。 【0010】図2は、ROM機能型のメモリコア11を

搭載した図1のメモリ装置1の内部回路構成を示す回路

図である。ROM機能型のメモリコア11を搭載したメ モリ装置1は、少なくとも、mピット長のアドレス信号 A (m-1:0), nビット長のデータ信号D (n-1:0)、チップセレクト信号CSに加え、1ビット長 の予備アドレス信号A(m)、セレクト信号SEL用の ピン、ROM機能を有するROM機能型のメモリコア1 1. ブルアップ抵抗12、EXOR回路13, AND回 路14を有している。また、予備アドレス信号A(m) とセレクト信号SELとをEXOR回路13に入力して 論理演算した結果とチップセレクト信号CSとをAND 回路14で論理演算し、その論理演算結果をチップセレ クト信号としてROM機能型のメモリコア11のCS端 子に入力し、アドレス信号A(m-1:0)をアドレス 信号としてROM機能型のメモリコア 11のA(m-1:0) 端子に入力し、データ信号D(n-1:0)を データ信号としてROM機能型のメモリコア11のD (n-1:0)端子に入力するような回路構成となって いる。ROM機能型のメモリコア11は従来から有るR OM機能型のメモリコア11と同等の機能を有するもの で、少なくともmビット長のアドレス信号A(m-l: (1)、nビット長のデータ信号D(n-1:0).及び チップセレクト信号CSに応じて2"×nビット長のデ ータの読み出し制御を行う回路構成となっている。セレ クト信号SELは、第1実施形態ROM機能型のメモリ コア11を搭載したメモリ装置1を縦積みに上下2段重 ね(1段重ねまたは3段重ね以上も可)で実装したとき に、ROM機能型のメモリコア11を搭載したメモリ装 置1の各々の動作アドレス領域を区別するための信号 で、図1で示した独立ピン5に接続されており、下面の 半田ボール3と上面(装置載置面)のランド2は接続さ れていない。予備アドレス信号A(m)は、アドレス領 域を2倍に増やすための追加アドレスである。 電位GND)に固定された場合、予備アドレス信号A

【りり11】今、セレクト信号SELが論理値し(接地電位GND)に固定された場合、予備アドレス信号A(m)が論理値し(接地電位GND)であればチップセレクト信号CSがROM機能型のメモリコア11に入力され、予備アドレス信号A(m)が論理値H(電源電位Voo)であればCS端子への入力が禁止される。また、SEL端子がopen(論理値H(電源電位Voo)の場合、予備アドレス信号A(m)が論理値H(電源電位Voo)であればチップセレクト信号CSがROM機能型のメモリコア11に入力され、予備アドレス信号A(m)が論理値L(接地電位GND)であればCS端子への入力が禁止される構成となっている。【りり12】次に、第1実施形態のメモリパッケージ1

はCS選子への人刀が禁止される構成となっている。 【0012】次に、第1実施形態のメモリバッケージ1 00について図3、図4を参照して説明する。図3は、 図2のROM機能型のメモリコア11を搭載した図1の メモリ装置1を1段のみ実装したメモリバッケージ10 0の接続図である。図3の回路は、制御回路21がチッフセレクト信号CS及びアドレス信号A(m-1:0)

を生成して図2のROM機能型のメモリコア11に出力 し、図2のROM機能型のメモリコア11がこれに応じ たデータ信号D(n-1:0)を制御回路21に出力す るような回路構成となっている。制御回路21は、少な くとも2 M.×n ビット長のROM機能型のメモリコア1 1を制御できる機能を有している。また、セレクト信号 SELと予備アドレス信号A(m)は、論理値L(接地 電位GND) に固定されている。ROM機能型のメモリ コア11を搭載したメモリ装置1では、セレクト信号S ELが論理値L(接地電位GND)に固定された場合、 予備アドレス信号A(m)が論理値し(接地電位GN D)であればチップセレクト信号CSがROM機能型の メモリコア11のCS端子に入力され、予備アドレス信 号A(m)が論理値H(電源電位V。。)であればRO M機能型のメモリコアIIのCS端子への入力が禁止さ れるように構成されている。本実施形態では、予備アド レス信号A(m)が論理値L(接地電位GND)に固定 されているので、チップセレクト信号CSがチップセレ クト信号CSがROM機能型のメモリコア11のCS端 20 子に入力され、一般的な2°×nビット長のROM機能 型のメモリコア11として動作する。

【0013】図4は、図2のROM機能型のメモリコア 11を搭載した図1のメモリ装置1を2段縦積み(1段 または3段以上の縦積みも可)にしたメモリバッケージ 100の接続図である。図4のメモリバッケージ100 では、ROM機能型のメモリコア11を搭載したメモリ 装置1(下部のメモリ装置1)の上に、ROM機能型の メモリコア11を搭載した上部のメモリ装置1を単純に 縦續みに実装し、ROM機能型のメモリコア11を搭載 した下部のメモリ装置1及びROM機能型のメモリコア 11を搭載した上部のメモリ装置1のそれぞれに1ビッ ト長のチップセレクト信号CS,mピット長のアドレス 信号A(m-1:()), 1ビット長の予備アドレス信号 A (m), nビット長のデータ信号D (n-1:0)が 接続パターン4によって互いに共通接続されている。チ ップセレクト信号CS、アドレス信号A(m-l: う備アドレス信号A(m)、及びデータ信号D (n-1:()) はさらに制御回路31に接続されてい る。制御回路31は、少なくとも制御回路21の2倍以 上の容量のROM機能型のメモリコア11を制御できる 機能を有している。また、ROM機能型のメモリコア1 1を搭載した下部のメモリ装置1のセレクト信号SEL は論理値L(接地電位GND)に接続され、ROM機能

【0014】とのような接続構成を備えた図4のメモリパッケージ100では、予備アドレス信号A(m)に論理値L(接地電位GND)が入力されると、ROM機能型のメモリコア11を搭載した下部のメモリ装置1のメ
50 モリコア11に対してはチップセレクト信号CSが入力

型のメモリコア11を搭載した上部のメモリ装置1のS

Eし端子はopenとなっている。

され、ROM機能型のメモリコア11を搭載した上部のメモリ装置1のメモリコア11に対してはCS端子への入力が禁止される。一方、予備アドレス信号A(m)に論理値H(電源電位Voo)が入力されると、ROM機能型のメモリコア11を搭載した上部のメモリ装置1のメモリコア11に対してチップセレクト信号CSが入力され、ROM機能型のメモリコア11を搭載した下部のメモリ装置1のメモリコア11に対してCS端子への入力が禁止される。換言すれば、予備アドレス信号A

(m)が論理値し(接地電位GND)の時にROM機能 型のメモリコア11を搭載した下部のメモリ装置1が2 ■×nビット長のROM読み出し動作を行い、予備アド レス信号A(m)が論理値H(電源電位Vpp)の時に ROM機能型のメモリコア11を搭載した上部のメモリ 装置1が2º×nビット長のROM読み出し動作を行う ことになり、予備アドレス信号A (m)を最上位ビット と見立てれば、上部のメモリ装置1からの2゜×nビッ ト長のデータ信号D(n-1:0)と下部のメモリ装置 1からの2[®] ×nビット長のデータ信号D(n-1: ()) とを合わせて2**'×n(=2*×n+2*×n) ビット長のROM機能型のメモリコア11が実現できる のと等価になる。従って第1実施形態によれば、2段縦 積み(1段または3段以上の縦積みも可)に2段縦積み (1段または3段以上の縦積みも可) したROM機能型 のメモリコア11を搭載したメモリ装置1を実装するこ とにより、従来と同じ実装面積で2倍以上のROM容量 を実現できることになる。

【0015】以上説明したように、第1実施形態の効果は、従来と同じ実装面積で従来に比べて2倍以上のメモリ容量を実現できることである。その理由は、図1に示すように、ROM機能型のメモリコア11を搭載したメモリ装置1のバッケージ上面(装置載置面)にランド2を設け、ランド2上にさらにROM機能型のメモリコア11を搭載したメモリ装置1を2段縦積み(1段または3段以上の縦積みも可)に実装できるようにし、かつROM機能型のメモリコア11を搭載した上部のメモリ装置1のアドレス領域とROM機能型のメモリコア11を搭載した下部のメモリ装置1のアドレス領域が重ならないような制御を実行する内部回路をROM機能型のメモリコア11を搭載したメモリ装置1に設けたためである。

【0016】(第2実施形態)次に、本発明の第2実施形態について図面を参照して説明する。以下に示す第2実施形態の特徴は、半導体業積回路として実現されるROM(読み出し専用メモリ)機能型のメモリコア11を搭載したメモリ装置1及びRAM(随時書き込み読み出しメモリ)機能型のメモリコア41(後述)を搭載したメモリ装置40、及びメモリバッケージ100において、BGAバッケージ等の形態を用いたROM機能型のメモリコア11を搭載したメモリ装置1及びRAM機能

型のメモリコア41を搭載したメモリ装置40の2種類以上を縦積みに上下2段重ね(1段重ねまたは3段重ね以上も可)にして実装してメモリバッケージ100を構成することにより、1段実装時と同じ実装面積で2倍以上のメモリ容量を実現でき、さらに加えて、1段実装時と同じ面積上に、異なる2つのメモリ機能(ROM機能とRAM機能)を実現できることである。

【0017】図1,6に示すように、ROM機能型のメモリコア11を搭載したメモリ装置1及びRAM機能型のメモリコア41を搭載したメモリ装置40は従来より有るBGAパッケージに加えてパッケージ上面(装置載置面)にランド2を有し、一部の接続ピン(独立ピン5)を除くすべての接続ピンについて、下部のRAM機能型のメモリコア41を搭載したメモリ装置40の上面(装置載置面)のランド2と上部のROM機能型のメモリコア11を搭載したメモリ装置1の底面の対向位置にある半田ボール3とが接続パターン4を介して1対1に電気的に接続されている。

【0018】図1、6に示すように、同じパッケージ形 20 態を有する2段縦積み(1段または3段以上の縦積みも 可) したROM機能型のメモリコア11を搭載したメモ リ装置1及びR AM機能型のメモリコア41を搭載した メモリ装置40を上下に上下2段重ね(1段重ねまたは 3段重ね以上も可)にし、上部のROM機能型のメモリ コア11を搭載したメモリ装置1の半田ボール3と下部 のRAM機能型のメモリコア41を搭載したメモリ装置 40のランド2とを1対1に接続して実装することによ り、1段のみの実装時と同じ実装面積で2倍以上のメモ リ容量が実現できたり、また、上下に異なるメモリ機能 (RAM機能とROM機能など)のメモリコア11,4 1を用いた場合、1段のみの実装時と同じ実装面積で2 **種類以上のメモリ機能を実現することができる。以下、** 本発明の実施の形態を図面に基づいて詳細に説明する。 【0019】図1は、本発明にかかるROM機能型のメ モリコア11を搭載したメモリ装置1及びRAM機能型 のメモリコア41を搭載したメモリ装置40、及びRO M機能型のメモリコア 1 1 を搭載したメモリ装置 1 及び RAM機能型のメモリコア41を搭載したメモリ装置4 ()が上下に重置されて成るメモリバッケージ100のイ 40 メージ図である。ここでは一例として、上部のメモリ装 置をROM機能型のメモリコア11を搭載したメモリ装 置 1. 下部のメモリ装置をRAM機能型のメモリコア4 1を搭載したメモリ装置40として説明を進める。本発 明のROM機能型のメモリコア11を搭載した上部のメ モリ装置1及びRAM機能型のメモリコア41を搭載し た下部のメモリ装置40のそれぞれはBGAパッケージ の形態を有し、底面に半田ボール3を有して各接続ピン の接続を実現している。さらに加えて、RAM機能型の メモリコア41を搭載した下部のメモリ装置40の上面 (装置載置面)には、上部に重置するROM機能型のメ

モリコア11を搭載したメモリ装置1に設けられている 半田ボール3と対向した位置に、上部に重置するROM 機能型のメモリコア11を搭載したメモリ装置1の半田 ボール3と1対1にランド2が設けられている。

11

【0020】本発明のメモリバッケージ100は、図1に示すように、ROM機能型のメモリコア11を搭載した上部のメモリ装置1及びRAM機能型のメモリコア41を搭載した下部のメモリ装置40を上下2段重ね(1段重ねまたは3段重ね以上も可)にした場合、RAM機能型のメモリコア41を搭載した下部のメモリ装置40の半田ボール3とROM機能型のメモリコア11を搭載した上部のメモリ装置1のランド2とが1対1に会合して接続可能となるような構造を備えている。

【0021】また、ROM機能型のメモリコア11を搭載した上部のメモリ装置1及びRAM機能型のメモリコア41を搭載した下部のメモリ装置40における一部の接続ビン(独立ビン5)を除いたすべてのビンは、導電性の接続バターン4を介して底面の半田ボール3と上面(装置載置面)のランド2とが1対1に電気的に接続されている。

【0022】図5はRAM機能型のメモリコアを搭載し た図1のメモリ装置の内部回路構成を示す回路図であ る。RAM機能型のメモリコア41を搭載したメモリ装 置40は、少なくとも、Mビット長のアドレス信号A (m-1:0)、 n ビット長のデータ信号D (n-1: (1) チップセレクト信号CSに加え、1ビット長の予 備アドレス信号A(m)、セレクト信号SEL、RAM 用のライトイネーブル信号WE用のピン、RAM機能型 のメモリコア41、プルアップ抵抗42, EXOR回路 43、AND回路44を有している。また、予備アドレ ス信号A(m)とセレクト信号SELとをEXOR回路 43に入力して論理演算した結果とチップセレクト信号 CSとをAND回路44で論理演算し、その論理演算結 果をチップセレクト信号としてRAM機能型のメモリコ ア41のCS端子に入力し、アドレス信号A(m-1: (1) をアドレス信号としてRAM機能型のメモリコア4 1のA(m-1:0) 端子に入力し、データ信号D(n - 1:())をデータ信号としてRAM機能型のメモリコ ア41のD(n-1:0) 端子に入力し、RAM用のラ イトイネーブル信号WEをRAM機能型のメモリコア4 40 1のWE端子に入力用するような回路構成となってい る.

【0023】図6は、図2のROM機能型のメモリコア 11を搭載した上部のメモリ装置1及び図5のRAM機 能型のメモリコア41を搭載した下部メモリ装置40を 上下2段重ね(1段重ねまたは3段重ね以上も可)にし たメモリバッケーシ100の接続図である。本実施形態 においては、前述のROM機能型のメモリコア11の機 能に加えて、RAM機能を同時に実現する場合であっ て、第1実施形態の図1のROM機能型のメモリコア1

1を搭載した下部のメモリ装置1が2°×nビットのR AM機能型のメモリコア4 l を搭載した下部のメモリ装 置40に置き換わり、さらにRAM用のライトイネーブ ル信号WEが追加されている点に特徴を有している。R AM用のライトイネーブル信号WEは、図1で示される 独立ピン5に接続可能であり、上面のランド2と底面の 半田ボール3は電気的に接続されていない。図2で示さ れるROM機能型のメモリコア11を搭載したメモリ装 置1を上部に、図5で示されるRAM機能型のメモリコ ア41を搭載したメモリ装置40を下部に実装し、図6 の接続図に示されるような接続を行う。図6を参照する と、1ビット長のチップセレクト信号CS, mビット長 のアドレス信号A(m-1:0), 1ビット長の予備ア ドレス信号A(m), n ピット長のデータ信号D(n -1:0)が接続バターン4によって互いに共通にROM 機能型のメモリコア11を搭載した上部のメモリ装置1 及びRAM機能型のメモリコア41を搭載した下部メモ リ装置40に接続されている。RAM用のライトイネー ブル信号WEはRAM機能型のメモリコア41を搭載し た下部メモリ装置40に接続されている。RAM機能型 のメモリコア41を搭載した下部メモリ装置40のセレ クト端子SELは接地電位GNDに接続されている。R OM機能型のメモリコア 1 1 を搭載した上部のメモリ装 置1のセレクト端子SELはopenになっている。チ ップセレクト信号CS、アドレス信号A(m-1: (I)、予備アドレス信号A(m)、及びデータ信号D (n-1:0) はさらに制御回路51に接続されてい る。制御回路51は、少なくとも制御回路21の2倍以 上の容量のROM機能型のメモリコア11を制御できる 機能を有している。

【0024】第2実施形態のメモリバッケージ100では、予備アドレス信号A(m)が論理値L(接地電位GND)の時はRAM機能型のメモリコア41を搭載した下部のメモリ装置40が2^{α}×nビットのRAM助作を行い、予備アドレス信号A(m)が論理値H(電源電位 V_{00})の時はROM機能型のメモリコア11を搭載した上部のメモリ装置1が2^{α}×nビットのROM助作を行うことになり、一段実装時と同じ実装面積で、2 種類以上の同容量のメモリ機能(ROM機能とRAM機能)を実現できることになる。

【0025】以上説明したように、第2実施形態によれば、従来と同じ実装面積で従来に比べて2倍以上のメモリ容量を実現できる。その理由は、図1,6に示すように、RAM機能型のメモリコア41を搭載したメモリ装置40のパッケージ上面(装置載置面)にランド2を設け、ランド2上にさらにROM機能型のメモリコア11を搭載したメモリ装置1を2段縦積み(1段または3段以上の縦積みも可)に実装できるようにし、かつ上部/下部のメモリ装置(ROM機能型のメモリコア11を搭載したメモリ装置1/RAM機能型のメモリコア41を

搭載したメモリ装置40)のアドレス領域が重ならないような制御を実行する内部回路をROM機能型のメモリコア11を搭載した上部のメモリ装置1及びRAM機能型のメモリコア41を搭載した下部のメモリ装置40に設けたためである。

【0026】なお、本発明が上記各実施形態に限定されず、本発明の技術思想の範囲内において、各実施形態は 適宜変更され得ることは明らかである。また上記構成部 材の数、位置、形状等は上記実施の形態に限定されず、 本発明を実施する上で好道な数、位置、形状等にするこ 10 とができる。また、各図において、同一構成要素には同 一符号を付している。

[0027]

【発明の効果】本発明は以上のように構成されているの で、従来と同じ実装面積で従来に比べて2倍のメモリ容 量を実現できる。その理由は、メモリ装置(ROM機能 型のメモリコアを搭載したメモリ装置またはRAM機能 型のメモリコアを搭載したメモリ装置)のパッケージ上 面 (装置載置面) にランドを設け、ランド上にさらにメ モリ装置(ROM機能型のメモリコアを搭載したメモリ 20 装置またはRAM機能型のメモリコアを搭載したメモリ 装置)を2段(1段または3段以上も可)縦積みに実装 できるようにし、かつ上部/下部のメモリ装置(ROM 機能型のメモリコアを搭載したメモリ装置またはRAM 機能型のメモリコアを搭載したメモリ装置)のアドレス 領域が重ならないような制御を実行する内部回路をメモ リ装置(ROM機能型のメモリコアを搭載したメモリ装 置またはRAM機能型のメモリコアを搭載したメモリ装 置) に設けたためである。

【図面の簡単な説明】

【図1】本発明にかかるメモリ装置(ROM機能搭載型のメモリ装置またはRAM機能搭載型のメモリ装置)、及びメモリ装置(ROM機能搭載型のメモリ装置またはRAM機能搭載型のメモリ装置)が上下に重置されて成るメモリバッケージのイメージ図である。

【図2】ROM機能型のメモリコアを搭載した図1のメギ

* モリ装置の内部回路構成を示す回路図である。

【図3】図2のROM機能型のメモリコアを搭載した図 1のメモリ装置を1段のみ実装したメモリバッケージの 接続図である。

【図4】図2のROM機能型のメモリコアを搭載した図 1のメモリ装置を2段(1段または3段以上も可)縦積 みにしたメモリバッケージの接続図である。

【図5】RAM機能型のメモリコアを搭載した図1のメモリ装置の内部回路構成を示す回路図である。

0 【図6】図2のROM機能型のメモリコアを搭載した上部のメモリ装置及び図5のRAM機能型のメモリコアを搭載した下部メモリ装置を2段(1段または3段以上も可)重ねにしたメモリバッケージの接続図である。

【図?】従来技術のメモリ装置の回路図である。 【符号の説明】

1…メモリ装置

1... 7.4. 7.326

2…ランド

3…半田ボール

5…独立ピン

11…ROM機能型のメモリコア

12. 42…ブルアップ抵抗

13.43…EXOR回路

14、44…AND回路

21.31,51…制御回路

4()…メモリ装置

4 1…RAM機能型のメモリコア

100…メモリバッケージ

A (m) …予備アドレス信号

A (m-1:0) …アドレス信号

30 CS…チップセレクト信号

D (n-1:0) …データ信号


GND…接地電位

SEL…セレクト信号

V D D …電源電位


WE…RAM用のライトイネーブル信号

[図3]




100 メモリバッケージ


[図1]




【図2】




[図7]



[図4]



[図5]



[図6]

